自考“计算机组成原理”串讲资料（3）

（2001年）2.DRAM：动态随机访问存储器，利用电容电荷存储信息。

（2001年）6.逻辑地址：程序员编程所用的地址以及CPU通过指令访问主存时所产生的地址。

（2001年）10.随机存取方式：可按地址访问存储器任一编址单元，其访问时间相同且与地址无关。

六年以来就考了这3个名称解释，而且近4年都没有考，所以第三章的名称解释不是考试的重点，这里给大家列出了名词解释大家要熟悉一下，这都是本章的基本概念，有利于做选择题及填空题。

1.RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。

2.ROM：只读存储器，一种只能读取数据不能写入数据的存储器。

3.SRAM：静态随机访问存储器，采用双稳态电路存储信息。

4.DRAM：动态随机访问存储器，利用电容电荷存储信息。

5.EDO DRAM：增强数据输出动态随机访问存储，采用快速页面访问模式并增加了一个数据锁存器以提高数据传输速率。

6.PROM：可编程的ROM，可以被用户编程一次。

7.EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。

8.EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。

9.SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。

10.快闪存储器：一种非挥发性存储器，与EEPROM类似，能够用电子的方法擦除其中的内容。

11.相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中查找数据。

12.多体交叉存储器：由多个相互独立、容量相同的存储体构成的存储器，每个存储体独立工作，读写操作重叠进行。

13.访存局部性：CPU的一种存取特性，对存储空间的90%的访问局限于存储空间的10%的区域中，而另外10%的访问则分布在90%的区域中。

14.直接映象：cache的一种地址映象方式，一个主存块只能映象到cache中的唯一一个指定块。

15.全相联映象：cache的一种地址映象方式，一个主存块可映象到任何cache块。

16.组相联映象：cache的一种地址映象方式，将存储空间分成若干组，各组之间用直接映象，组内各块之间用全相联映象。

17.全写法（写直达法）：cache命中时的一种更新策略，写操作时将数据既写入cache又写入主存，但块变更时不需要将调出的块写回主存。

18.写回法：cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替换出去时才写回主存。

19.按写分配：cache不命中时的一种更新策略，写操作时把对应的数据块从主存调入cache.

20.不按写分配：cache不命中时的一种更新策略，写操作时该地址的数据块不从主存调入cache.

一般写回法采用按写分配法，写直达法则采用不按写分配法。

21.虚拟存储器：为了扩大容量，把辅存当作主存使用，所需要的程序和数据由辅助的软件和硬件自动地调入主存，对用户来说，好像机器有一个容量很大的内存，这个扩大了的存储空间称为虚拟存储器

22.层次化存储体系：把各种不同存储容量、不同访问速度、不同成本的存储器件按层次构成多层的存储器，并通过软硬件的管理将其组成统一的整体，使所存储的程序和数据按层次分布在各种存储器件中。

23.访问时间：从启动访问存储器操作到操作完成的时间。

24.访问周期时间：从一次访问存储的操作到操作完成后可启动下一次操作的时间。

25.带宽：存储器在连续访问时的数据吞吐率。

26.段式管理：一种虚拟存储器的管理方式，把虚拟存储空间分成段，段的长度可以任意设定，并可以放大或缩小。

27.页式管理：一种虚拟存储器的管理方式，把虚拟存储空间和实际存储空间等分成固定容量的页，需要时装入内存，各页可装入主存中不同的实际页面位置。

28.段页式管理：一种虚拟存储器的管理方式，将存储空间逻辑模块分成段，每段又分成若干页。

29.固件：固化在硬件中的固定不变的常用软件。

30.逻辑地址：程序员编程所用的地址以及CPU通过指令访问主存时所产生的地址。

31.物理地址：实际的主存储器的地址称为“真实地址”。

二、选择填空题：

历年真题评析：

2000年：

5.动态半导体存储器的特点是（ ）。

A.在工作中存储器内容会产生变化

B.每次读出后，需要根据原存内容重新写入一遍

C.每隔一定时间，需要根据原存内容重新写入一遍

D.在工作中需要动态地改变访存地址

「分析」：动态半导体存储器是利用电容存储电荷的特性记录信息，由于电容会放电，必须在电荷流失前对电容充电，即刷新。方法是每隔一定时间，根据原存内容重新写入一遍。

「答案」：C

8.地址线A15～A0（低），若选取用16K×1存储芯片构成64KB存储器则应由地址码 译码产生片选信号。

「分析」：用16K×1芯片构成64KB的存储器，需要的芯片数量为：（64K×8）/（16K×1）=32，每8片一组分成4组，每组按位扩展方式组成一个16K×8位的模块，4个模块按字扩展方式构成64KB的存储器。存储器的容量为64K=216，需要16位地址，选用A15-A0为地址线；每个模块的容量为16K=214需要14位地址，选用A13-A0为每个模块提供地址；A15、A14通过2-4译码器对4个模块进行片选。

「答案」：Al5，A14

9.有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择（ ）。

「分析」：静态RAM特点是存取速度快，单位价格（每字节存储空间的价格）较高；动态RAM则是存取速度稍慢，单位价格较低。所以考虑价格因素，在构成大容量的存储器时一般选择动态存储器。

「答案」：动态RAM

2001年：

11.高速缓冲存储器 Cache 一般采取（ ）。

A.随机存取方式

B.顺序存取方式

C.半顺序存取方式

D.只读不写方式

「分析」：Cache是为提高存储器带宽而在主存储器和CPU之间增加的存储器，目的是用来存储使用频繁的数据和指令，存取方式应与主存储器相同，均为随机存取方式。

「答案」：A

12.若存储周期 250ns ，每次读出 16 位，则该存储器的数据传送率为（ ）。

A.4 × 10 6 字节 / 秒 B.4M 字节 / 秒

C.8 × 10 6 字节 / 秒 D.8M 字节 / 秒

「分析」：存储周期250ns，换算为250×10-9秒；每个存储周期可读出16位，为两个字节，则数据传送率为：2字节／（250×10-9）秒，即8×106字节／秒。

「答案」：C

13.半导体静态存储器 SRAM 的存储原理是（ ）。

A.依靠双稳态电路 B.依靠定时刷新

C.依靠读后再生 D.信息不再变化

「分析」：半导体静态存储器SRAM是由双稳态电路构成，并依靠其稳态特性来保存信息；动态存储器DRAM是利用电容器存储电荷的特性存储数据，依靠定时刷新和读后再生对信息进行保存，而ROM中的信息一经写入就不再变化。

「答案」：A

2002年：

6.一般来讲，直接映象常用在（ ）。

A.小容量高速Cache B.大容量高速Cache

C.小容量低速Cache D.大容量低速Cache

「分析」：直接映象的地址转换速度快，但块的冲突概率较高。在大容量高速Cache系统中使用直接映象方式，即可以发挥Cache的高速度，又可以减少块的冲突概率。

「答案」：B

7.下列存储器中，（ ）速度最快。

A.硬盘 B.光盘 C.磁带 D.半导体存储器

「分析」：由于存储器原理和结构的不同，各种存储器的访问速度各不相同。以上存储器中访问速度由快到慢的顺序为：半导体存储器、硬盘、光盘、磁带。

「答案」：D

2003年：

15.在下列 Cache 替换算法中，一般说来哪一种比较好（ ）。

A.随机法 B.先进先出法

C.后进先出法 D.近期最少使用法

「分析」：在Cache替换算法中，随机法是随机地确定替换的存储单元，先进先出法是替换最早调入的存储单元，它们都没有根据程序访存局部性原理，命中率较低；近期最少使用法比较正确地利用了程序访存局部性原理，替换出近期用得最少的存储块，命中率较高，是一种比较好的替换算法。而后进先出法不是Cache所使用的替换算法，此法在堆栈存储结构中使用。

「答案」：D

2004年：

8. 表示主存容量的常用单位为（ ）。

A.数据块数 B.字节数 C.扇区数 D.记录项数

「分析」：表示主存容量的常用单位字节B，是基本单位。此外还有KB、MB、GB、TB.

「答案」：B

11. 存储器的随机访问方式是指（ ）。

A.可随意访问存储器

B.按随机文件访问存储器

C.可对存储器进行读出与写入

D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关

「分析」：存储器的随机访问方式是指可按地址访问存储器任一编址单元，其访问时间相同且与地址无关。

「答案」：D

2005年：

6.动态存储器的特点是（ ）。

A.工作中存储内容会产生变化

B.工作中需要动态改变访存地址

C.工作中需要动态地改变供电电压

D.需要定期刷新每个存储单元中存储的信息

「分析」：此题与2000年考题基本相同。动态半导体存储器是利用电容存储电荷的特性记录信息，由于电容会放电，必须在电荷流失前对电容充电，即刷新。方法是每隔一定时间，根据原存内容重新写入一遍。

「答案」：D

7.组相联映象和全相联映象通常适合于（ ）。

A.小容量Cache B.大容量Cache

C.小容量ROM D.大容量ROM

「分析」：直接映象的地址转换速度快，但块的冲突概率较高。在大容量高速Cache系统中使用直接映象方式，即可以发挥Cache的高速度，又可以减少块的冲突概率。组相联映象和全相联映象速度较低，通常适合于小容量Cache.

「答案」：A