位置:首页 > 自考专业

自考《微型计算机及其接口技术》复习大纲(3)

  • 发布时间:2024-09-15 16:21:23
  • 来源:本站整理
  • 阅读:
导读:
  第3章 存储器及其接口
  半导体存储器分类:
  1. 随机存取存储器,RAM
  (1) 静态RAM,SRAM (HM6116,2K * 8)
  (2) 动态RAM,DRAM,需要刷新电路 (2164,64K * 1)
  2. 只读存储器,ROM
  (1) PROM,可编程ROM,一次性写入ROM
  (2) EPROM,可擦除可编程ROM (INTEL2732A,4K *

(1) 静态RAM,SRAM (HM6116,2K * 8)

(2) 动态RAM,DRAM,需要刷新电路 (2164,64K * 1)

2. 只读存储器,ROM

(1) PROM,可编程ROM,一次性写入ROM

(2) EPROM,可擦除可编程ROM (INTEL2732A,4K * 8)

(3) EEPROM,电可擦除可编程ROM

半导体存储器的性能指标:

1. 存储容量

2. 存取速度 (用两个时间参数表示:存取时间,存取周期)

3. 可靠性

4. 性能/价格比

内存条及其特点:

内存条是一个以小型板卡形式出现的存储器产品,它的特点是:安装容易,便于用户进行更换,也便于扩充内存容量

HM6116、2164、INTEL2732A的外特性 (教科书 P50 ~ P53)

INTEL2732A的6种工作方式:

1. 读

2. 输出禁止

3. 待用

4. 编程

5. 编程禁止

6. INTEL标识符

实现片选控制的三种方法:

1. 全译码

2. 部分译码 (可能会产生地址重叠)

3. 线选法

地址重叠——多个地址指向同一存储单元

存储器芯片同CPU连接时应注意的问题:

1. CPU总线的负载能力问题

2. CPU的时序同存储器芯片的存取速度的配合问题

16位微机系统中,内存储器芯片的奇偶分体:

1. 1M字节分成两个512K字节 (偶存储体,奇存储体)

2. 偶存储体同低8位数据总线(D7 ~ D0)相连接,奇存储体同高8位数据总线(D15 ~ D8)相连接

3. CPU的地址总线A19 ~ A1同两个存储体中的地址线A18 ~ A0相连接,CPU地址总线的最低位A0和BHE(低电平)用来选择存储体

4. 要访问的16位字的低8位字节存放在偶存储体中,称为对准字,访存只需要一个总线周期;要访问的16位字的低8位字节存放在奇存储体中,称为未对准字,访存需要两个总线周期

5. 8088CPU数据总线是8位,若进行字操作,则需要两个总线周期,第一个周期访问低位,第二个周期访问高位

存储器的字位扩展,考试必考 (教科书 P71 习题2、习题6)

74LS138的综合应用必须熟练掌握,考试必考: (教科书 P55 ~ P58; P71 ~ P72 习题7、习题8; P231 第五2题)

1. 存储器芯片的地址范围

2. 地址线的连接 (片内地址,片外地址)

3. 数据线的连接

4. 控制线的连接 (片选信号CE,写信号WE,输出信号OE等,以上信号都为低电平)

相关阅读